

# Universidade Federal de Santa Catarina Centro Tecnológico - CTC Departamento de Engenharia Elétrica e Eletrônica - EEL

**DEPARTAMENTO**: Engenharia Elétrica e Eletrônica **CURSO**: Graduação de Engenharia Elétrica e Eletrônica

DISCIPLINA: Introdução à Microeletrônica

CÓDIGO: EEL7120 CRÉDITOS: 04

CARGA HORÁRIA: 72 horas-aula

OFERTA: 12 vagas

**VALIDADE**: 2020/1

**AUTORES:** Prof. Carlos Renato Rambo <carlos.rambo@ufsc.br>, Profa Janaina Guimarães

<janaina.guimaraes@ufsc.br>, Prof. Hector Pettenghi Roldan <hector@eel.ufsc.br>

#### **OBJETIVOS:**

A disciplina objetiva introduzir os fundamentos das etapas principais dos processos de fabricação de circuitos integrados, bem como metodologias de projeto, dispositivos e circuitos digitais. Ao final do curso, o aluno deverá estar apto a compreender, de maneira geral, o domínio da Microeletrônica no contexto das nano- e micro-tecnologias emergentes da Eletrônica.

#### **EMENTA:**

**Parte 1:** Introdução; Princípios de Cristalografia; Defeitos cristalinos; Difusão; Oxidação térmica do silício; Implantação iônica; Deposição de filmes (Czochralski, MBE, MOCVD, PVD, LPE e sol-gel); Fotolitografia; Processos de fabricação MOS e bipolar. Atualização: Lei de Moore e tecnologias emergentes.

**Parte 2:** Visão geral do processo de fabricação, *Layout* de componentes passivos; *Layout* de transistores; Regras de projeto; *Layout* de células básicas analógicas e digitais; *Layout* de células mistas; *Floorplanning*; Metodologias de projeto digital.

**Parte 3:** Transistores MOS, CMOS, Elementos de tecnologia, Introdução à álgebra de *Boole*, Funções Lógicas, Quadros de *Karnaugh*, Agrupamento de minitermos e maxitermos, Introdução aos circuitos combinatórios, Tempos de propagação , Descodificadores e multiplexadores, Somadores e subtratores, Multiplicadores e divisores, *Latches*, *Flip-Flop*s, Caracterização temporal, Contadores, Registradores, Síntese de circuitos sequenciais, Circuito de Dados e Circuito de Controlo, Controlo por ROM, Controlo por ROM com endereçamento explicito.

**Metodologia:** A disciplina está organizada em 3 partes, cada bloco com aulas teóricas e de laboratório de duas horas.

#### Parte 1:

Aulas teóricas com provas após cada módulo de aula.



# Universidade Federal de Santa Catarina Centro Tecnológico - CTC

Departamento de Engenharia Elétrica e Eletrônica - EEL

### Parte 2:

Aulas teóricas e aula práticas em ferramentas computacionais dedicadas ao desenvolvimento de *layouts* de circuitos integrados.

### Parte 3:

Aulas teóricas: Explicação teórica e resolução de questões no quadro;

Aulas de laboratório: Síntese de projeto em VHDL e analise de performance em ASIC e FPGA. Os projetos serão implementados na placa FPGA DE2 usando a ferramenta Quartus II, para ver a funcionalidade de algumas unidades aritméticas.

Prova Final: Na última aula será dedicada para a realização de uma prova relativa à parte teórica da terceira parte da disciplina.

Pré-requisitos: EEL7061- Eletrônica I

# **CONTEÚDO PROGRAMÁTICO:**

As aulas vão ser lecionadas nas segundas feiras 2.0820-2 e 2.1010-2 na sala LABSDG da seguinte forma.

#### Parte 1:

Aula 1 – Introdução

Aula 2 – Cristalografia/Defeitos (2h) / Difusão/Oxidação (2h)

Aula 3 – Processos/Deposição (2h) / Prova 1 (2h)

Aula 4 – Microfabricação (2h) / Prova 2 (2h)

Aula 5 – Atualização (2h) / Prova 3 (2h)

# Parte 2:

Aula 1 – Visão geral do processo e Layout de componentes passivos e transistores (2h)

Aula 2 – Regras de projeto (2h)

Aula 3 – Layout de células básicas analógicas, digitais e células mistas (2h)

Aula 4 – Floorplanning e Projeto Digital (2h)

Prática 1 (2h)

Prática 2 (2h)

Prática 3 (2h)

Trabalho final (2h)

#### Parte 3:

Aula 0 – Introdução, portas lógicas em CMOS (2h)

Aula 1 – Álgebra de *Boole* (2h)

Aula 2 – Circuitos combinatórios (2h)

Aula 3 – Latches, Flip-Flops e temporização (2h)

Aula 4 – Máquinas de Estado (2h)

Laboratório 0: Introdução a VHDL e síntese em ASIC/FPGA (2h)

Laboratório 1: Projeto VHDL (2h) Laboratório 2: Projeto VHDL (2h)

Laboratório 3: Avaliação projeto VHDL (2h)

Prova Final. (2h)



# Universidade Federal de Santa Catarina Centro Tecnológico - CTC Departamento de Engenharia Elétrica e Eletrônica - EEL

## **BIBLIOGRAFIA:**

# BÁSICA:

- Stephen A. Campbell, Fabrication Engineering at the micro- and nanoscale, Third Edition, Oxford, 2008
- Richard C. Jaeger, Introduction to Microelectronic Fabrication, Second Edition, Prentice Hall, Upper Saddle River, NJ, 2002.
- William D. Callister Jr., Ciência e Engenharia de Materiais Uma Introdução, Ed.: LTC, 7ª ed., 2008.
- Charles Kittel, Introdução à Física do Estado Sólido, Ed.: LTC, 8ª ed., 2006.
- R. Jacob Baker, Harry W. Li and David E. Boyce. CMOS Circuit Design, Layout, and Simulation. IEEE Press Series on Microeletcnics Systems
- Tocci, Ronald; Widmer, Neal; Moss, Gregory. Sistemas Digitais: Princípios e aplicações. Pearson, 2011. Disponível na biblioteca.
- Frank Vahid, "Sistemas Digitais: projeto, otimização e HDLs", 1a ed., Porto Alegre: Bookman, 2008 ISBN 978-85-7780-190-9. Disponível na biblioteca.

#### • COMPLEMENTAR:

- Guilherme Arroz, José Monteiro, e Arlindo Oliveira, "Introdução à Arquitectura de Computadores", IST Press, 2009.
- CMOS VLSI Design: A Circuits and Systems Perspective", Neil Weste e David Harris, Pearson 2004 (terceira edição).



# Universidade Federal de Santa Catarina Centro Tecnológico - CTC Departamento de Engenharia Elétrica e Eletrônica - EEL

AVALIAÇÃO: A nota final da disciplina será dada pela fórmula:

MS = média(Parte1 + Parte2 + Parte3)

onde:

MS = Média do Semestre

**Parte1** = Nota da Primeira Parte da disciplina. A nota final da primeira parte da disciplina será a média aritmética de três provas (P1, P2 e P3). A nota final da primeira parte será calculada, então, da seguinte forma:

$$Parte1 = (P1 + P2 + P3)/3$$

**Parte2** = Nota da Segunda Parte da disciplina. A nota final da segunda parte da disciplina será baseada na avaliação de três trabalhos computacionais (T1, T2 e T3) que serão desenvolvidos em sala de aula, e um Trabalho Final (TF) que deverá ser entregue em data a combinar. A nota final da segunda parte será calculada da seguinte forma:

Parte2 = 
$$0.1*T1 + 0.15*T2 + 0.15*T3 + 0.6*TF$$

**Parte3** = Nota da Terceira parte da disciplina. A nota final desta terceira parte da disciplina é determinada pela nota da prova a ser realizada na ultima aula (70%) e a nota dum projeto em VHDL (30%). Haverá prova de substituição para alunos com falta justificada na data da prova.

A média do semestre (**MS**) é a media das três partes (Parte1, Parte2, Parte3) arredondada para o meio ponto mais próximo (meio ponto superior, nos casos das frações ,25 e ,75). Os alunos com **MS** maior ou igual a **6,0** e frequência mínima nas aulas de **75%** serão aprovados.

## Condições para a aprovação:

• Sem avaliação final: [frequência >= 75%] e [MS >= 6,0].



# Universidade Federal de Santa Catarina Centro Tecnológico - CTC

Departamento de Engenharia Elétrica e Eletrônica - EEL

## **CRONOGRAMA:**

# Parte 1:

Dia	Segunda 08:20h	Segunda 10:10h
09 Março	Aula 0: Introdução	Aula 0: Introdução
16 Março	Aula 1: Cristalografia/Defeitos	Aula 2: Difusão/Oxidação
30 Março	Aula 3: Processos/Deposição	Prova 1 (P1)
06 Abril	Aula 4: Microfabricação	Prova 2 (P1)
13 Abril	Aula 5: Tecnologias Emergentes	Prova 3 (P1)

#### Parte 2:

Dia	Segunda 08:20h	Segunda 10:10h
27 Abril	Aula 1: Visão geral do processo e layout de componentes passivos e transistores	Trabalho 1 (T1)
4 Maio	Aula 2: Regras de projeto	Trabalho 2 (T2)
11 Maio	Aula 3: Layout de células básicas analógicas, digitais e células mistas;	Trabalho 3 (T3)
18 Maio	Aula 4: <i>Floorplanning</i> e Projeto Digital	Trabalho final (TF)

## Parte 3:

Dia	Segunda 08:20h	Segunda 10:10h
25 Maio	Aula 0: Introdução, portas lógicas em CMOS	Aula 1: Algebra de Boole
1 Junho	Aula 2: Circuitos combinatorios	Aula 3: Latches, Flip- Flops e temporização
8 Junho	Aula 4: Maquinas de Estado	Intro: VHDL e síntese em ASIC/FPGA
15 Junho	VHDL	VHDL
22 Junho	Entrega VHDL e revisão problemas	Prova Final